Wafer – hay tấm bán dẫn silicon là thành phần vật lý cốt lõi trong sản xuất chip bán dẫn. Chúng đóng vai trò làm vật chứa để khắc họa các phần tử cấu thành con chip thành phẩm. Sản xuất wafer (hay còn gọi là chế biến wafer) là bước đầu tiên trong quy trình sản xuất chip. Trong bài viết này, cùng tìm hiểu quá trình tạo ra tấm bán dẫn wafer để hiểu rõ hơn thành phần, cấu tạo, cơ chế hoạt động của chúng.
1. Tại sao Silicon được sử dụng trong điện tử?
Mọi vật liệu ở trạng thái rắn thường chia thành 3 loại: chất cách điện, chất bán dẫn và chất dẫn điện. Trong đó chất cách điện (thường là gốm sứ) không cho dòng điện đi qua (hay còn gọi là chống lại dòng điện), thì chất dẫn điện (thường là kim loại) lại có khả năng truyền điện khá hiệu quả. Và ở giữa chúng chính là Chất bán dẫn.
Chất bán dẫn có khả năng dẫn điện ở mức giữa chất cách điện và chất dẫn điện thực sự. Vừa hay, đặc tính này làm cho chất bán dẫn có khả năng kiểm soát dòng điện giữa các thành phần khác nhau. Đó cũng chính là lý do chất bán dẫn là thành phần chính trong quy trình sản xuất các mạch tích hợp (chip bán dẫn)
Hiện nay, chất bán dẫn phổ biến nhất chính là Silicon, và chúng được ứng dụng rộng rãi trong ngành công nghiệp sản xuất vi mạch. Silicon không phải chất bán dẫn hiệu quả nhất, nhưng nó là nguyên tố phù hợp nhất cho việc sản xuất hàng loạt và có thể tích hợp được hàng trăm, hàng triệu linh kiện điện tử.
Bên cạnh đó, Silicon là một trong những nguyên tố phổ biến nhất trên Trái Đất, phổ biến thứ hai trong vỏ Trái Đất (chiếm 27.7%) sau Oxy (chiếm 46.6%).
Những điều này đã khiến Silicon trở thành nguyên liệu thực sự “hấp dẫn” với các nhà sản xuất Chip nói chung và tấm Silicon (wafer) nói riêng.
2. Tấm bán dẫn silicon wafer được tạo ra như thế nào?
2.1 Chiết xuất silicon tinh khiết
Như đã đề cập ở trên, Silicon có trong vỏ Trái Đất nhưng chúng không nằm ở mặt đất, mà chúng được chiết xuất từ cát (thành phần chính là Silic). Ở dạng tự nhiên, Silic có quá nhiều oxy để có thể trở thành Silicon nên vật liệu này được trộn với Carbon và nóng chảy ở nhiệt độ trên 2000 độ C. Ở nhiệt độ này, silicon tách ra khỏi các tạp chất như Canxi hay Nhôm, để lại sản phẩm nguyên chất 99%.
Hình 1. Sơ đồ quy trình sản xuất silicon tinh khiết
Chưa dừng lại ở đó, để chất bán dẫn hoạt động tối ưu nhất cần Silicon có độ tinh khiết càng gần 100% càng tốt. Silicon chiết xuất được nghiền thành bột mịn (< 40 μM) sau đó được đưa vào Lò phản ứng (FBR). Tại đó chúng được phản ứng với Axit Clohydric (HCL), ở nhiệt độ 575K (khoảng 300 độ C) và đun nóng cho đến khi biến thành chất lỏng.
Sau đó trải qua một loạt các quá trình chưng cất và bay hơi, để lại sản phẩm cuối cùng là Silicon nguyên chất 99,9999%.
2.2 Tạo ra Silicon đơn tinh thể
- Phương pháp Czochralski (Cz)
Sau quá trình tinh chế, bước tiếp theo trong sản xuất tấm silicon là tạo ra một thỏi silicon. Quy trình Cz được thực hiện trong một buồng chân không gọi là “máy kéo tinh thể”, trong đó chứa một bồn kim loại lớn, thường là thạch anh, và một bộ phận làm nóng bằng điện. Việc hút chân không sẽ loại bỏ không khí ra khỏi buồng để tránh quá trình oxy hóa silicon. Bồn kim loại đã tích điện được nung nóng bằng điện đến nhiệt độ đủ để làm tan chảy Silicon (lớn hơn 1421°C).
Sau khi điện tích silicon tan chảy hoàn toàn, một hạt tinh thể nhỏ, gắn trên một thanh, được hạ xuống silicon nóng chảy. Tinh thể hạt thường có đường kính khoảng 5 mm và dài tới 300 mm. Nó hoạt động như một “hạt giống” cho sự phát triển của tinh thể silicon lớn hơn sau khi tan chảy.
Hình 2. Sơ đồ quy trình Czochralski (b) Thiết bị xử lý
Tinh thể “mầm” này được gắn trên thanh với một mặt tinh thể đã biết, được định hướng theo chiều dọc khi tan chảy. Sự phát triển tinh thể từ sự tan chảy sẽ phù hợp với hướng ban đầu này, tạo cho tinh thể đơn lớn cuối cùng một hướng tinh thể giống với hướng tinh thể “mầm”. Sau khi ngâm trong chất tan chảy, tinh thể hạt được kéo dần ra khỏi chất tan chảy một cách từ từ (vài cm/giờ) khi tinh thể lớn hơn phát triển. Tốc độ kéo xác định đường kính cuối cùng của tinh thể lớn. Cả tinh thể và bồn nung đều được quay trong quá trình kéo tinh thể để cải thiện tính đồng nhất của sự phân bố tinh thể và tạp chất. Tinh thể lớn cuối cùng có dạng hình trụ, hoàn tất quá trình tạo ra Silicon đơn tinh thể.
Czochralski là phương pháp kinh tế nhất để sản xuất các khối tinh thể silicon. Phương pháp này có thể tạo thành các khối đủ lớn để tạo ra các tấm silicon có đường kính lên tới 450 mm. Tuy nhiên, phương pháp có những hạn chế nhất định. Vì các khối Silicon tinh thể được tạo ra trong bồn thạch anh (Si02), nên Silicon bị ô nhiễm Oxy (tồn tại 1018 nguyên tử cm-3 hoặc 20ppm). Để khắc phục điều đó, các nhà sản xuất thay bồn nung thạch anh bằng bồn nung than chì, nhưng chúng lại tạo ra tạp chất Cacbon trong Silicon mặc dù ở nồng độ thấp.
Cả tạp chất Oxy và Cacbon đều làm giảm chiều dài khuếch tán hạt tải điện trong tấm bán dẫn silicon, gây khó khăn trong việc thu được các tấm bán dẫn có điện trở suất lớn hơn 100 ohm-cm.
- Phương pháp Vùng nổi (Fz)
Ngày nay các nhà sản xuất tấm Silicon đề cập đến một phương pháp khác để tạo ra thỏi Silicon đơn tinh thể có độ tinh khiết cao hơn Silicon Cz, đó là phương pháp tinh chế vùng nổi Fz.
Trong phương pháp này, một thỏi silicon đa tinh thể được gắn thẳng đứng trong buồng tăng trưởng, trong môi trường chân không hoặc khí trơ. Thỏi không tiếp xúc với bất kỳ thành phần nào của buồng ngoại trừ khí xung quanh và tinh thể mầm đã biết hướng ở đáy của nó (Hình 4). Phôi được làm nóng bằng cách sử dụng cuộn dây tần số vô tuyến (RF) không tiếp xúc để tạo ra một vùng vật liệu nóng chảy trong phôi, thường dày khoảng 2 cm. Trong quy trình FZ, thanh di chuyển theo chiều dọc xuống dưới, cho phép vùng nóng chảy di chuyển lên theo chiều dài của phôi, đẩy tạp chất về phía trước nóng chảy và để lại silicon đơn tinh thể có độ tinh khiết cao. Tấm silicon FZ có điện trở suất cao lên tới 10.000 ohm-cm.
Hinh 3. Cấu hình tăng trưởng tinh thể vùng nổi.
Sau khi các khối silicon đã được tạo ra, nó sẽ được cắt thành các đoạn có chiều dài có thể quản lý được, hoàn tất quá trình tạo ra một thỏi Silicon đơn tinh thể.
2.3 Định hướng cho thỏi Silicon đơn tinh thể
Mỗi thỏi Silicon được cưa hoặc mài đến một đường kính nhất định từ 100mm đến 450mm (khoảng 4 inch đến 18 inch). Việc định hướng để biểu thị sự pha tạp silicon cũng được thực hiện trong giai đoạn này. Đối với tấm Silicon có đường kính dưới 200mm (< 8inch), một mặt phẳng định hướng được thêm vào theo hướng vuông góc với một trục tinh thể xác định như <111> hoặc <100>, đó là mặt phẳng định hướng chính. Các mặt phẳng định hướng phụ (nhỏ hơn) biểu thị sự pha tạp loại n hay p của wafer.
Hình 4: Các ký hiệu phẳng của tấm bán dẫn để định hướng và pha tạp các tấm bán dẫn khác nhau.
Hình 5
Đối với tấm Silicon có đường kính trên 200mm (> 8inch) sử dụng 1 rãnh duy nhất theo trục tinh thể để biểu thị hướng của tấm bán dẫn mà ko phần biệt về loại chất pha tạp.
2.4 Cắt lát wafer
Các tấm Silicon được cắt lát bởi một lưỡi dao tròn có lưỡi dao chứa đầy các mảnh kim cương. Sau khi cắt, các bề mặt wafer đã tương đối phẳng và mịn nên việc mài các bề mặt tiếp theo sẽ tốn ít thời gian và công sức hơn. Tuy nhiên, chỉ duy nhất một tấm wafer trên mỗi máy cưa hình khuyên có thể được cắt cùng một lúc, vì vậy kỹ thuật này có năng suất tương đối thấp, khiến cho các tấm wafer đắt hơn so với các tấm wafer được cắt bằng cưa dây.
Hình 6: Cắt lát wafer bằng lưỡi cưa hình khuyên
Để tăng năng suất, người ta sử dụng cưa dây với nhiều dây song song để cắt nhiều tấm wafer cùng một lúc. Một dây thép cao cấp dài (đến 100 km) có đường kính > 100 – 200 μm được quấn quanh con lăn quay với hàng trăm rãnh cách đều nhau, với tốc độ thường là 10 m/s. Dây được phủ các mảnh kim cương hoặc được làm ướt bằng huyền phù của các hạt mài mòn như kim cương hoặc hạt cacbua silic và chất mang (glycol hoặc dầu).
Hình 7: Sơ đồ kỹ thuật Cắt lát Wafer bằng dây kim cương
Ưu điểm chính của phương pháp cưa này là có thể cắt hàng trăm tấm wafer cùng lúc bằng một sợi dây. Tuy nhiên, bề mặt tấm wafer đạt được kém mịn và gập ghềnh hơn so với tấm wafer được cắt bằng cưa hình khuyên, do đó việc mài tiếp theo sẽ mất nhiều thời gian hơn.
2.5 Vát cạnh, mài nhẵn
Thanh silicon đơn tinh thể được cắt lát thành các tấm wafer, và các cạnh sắc của tấm wafer cần được cắt thành các vòng cung tròn, chủ yếu để ngăn chặn các cạnh của wafer bị nứt và các khuyết tật của mạng tinh thể.
Hình 8: Vát cạnh của tấm wafer thành vòng cung tròn
Sau khi cắt, sẽ có những vết hằn trên bề mặt tấm wafer silicon. Cần phải loại bỏ các vết cưa và lớp hư hỏng bề mặt do cắt qua mài, để cải thiện hiệu quả độ cong vênh, độ phẳng và độ song song của silicon đơn tinh thể và đạt được thông số kỹ thuật của quy trình đánh bóng.
Hình 9: Loại bỏ các lớp hư hỏng do cắt quà mài
2.6 Khắc và đánh bóng bề mặt
Việc cắt và mài tấm wafer làm suy giảm cấu trúc tinh thể bề mặt silicon, do đó, các tấm wafer sau đó được khắc bằng chất ăn mòn gốc KOH- hoặc HNO3/HF để loại bỏ bề mặt bị hư hỏng.
Tiếp theo là đánh bóng cơ học hóa học (CMP) – đánh bóng ướt, để tạo ra bề mặt có độ phản chiếu cao, không bị trầy xước và hư hỏng ở một mặt của tấm bán dẫn. Quá trình ăn mòn hóa học được thực hiện bằng cách sử dụng dung dịch axit hydrofluoric (HF) trộn với axit nitric và acetic có thể hòa tan silicon. Trong CMP, các lát silicon được gắn trên một giá đỡ và đặt vào máy CMP, nơi chúng trải qua quá trình đánh bóng kết hợp hóa học và cơ học. Thông thường, CMP sử dụng miếng đánh bóng polyurethane cứng kết hợp với hỗn hợp các hạt mài mòn alumina hoặc silica phân tán mịn trong dung dịch kiềm. Sản phẩm hoàn thiện của quy trình CMP là tấm wafer silicon có bề mặt phản chiếu cao, không bị trầy xước và hư hỏng ở một mặt mà trên đó các thiết bị bán dẫn có thể được chế tạo.
Hình 10: Đánh bóng cơ học hóa học (CMP) – đánh bóng ướt
2.7 Làm sạch
Trong chế tạo thiết bị hiện đại, quy trình làm sạch wafer có thể chiếm 30% – 40% số bước trong tổng quy trình sản xuất, nêu bật tầm quan trọng của việc làm sạch tấm bán dẫn và xử lý bề mặt chất nền.
Trước khi đưa wafer vào quá trình chế tạo, bề mặt của nó phải được làm sạch để loại bỏ mọi hạt bám dính và tạp chất hữu cơ/ vô cơ. Oxit gốc silic cũng cần phải được loại bỏ. Các chất gây ô nhiễm trên bề mặt wafer có thể tồn tại dưới dạng các ion và nguyên tố bị hấp phụ, màng mỏng, các hạt rời rạc, các hạt (cụm hạt) và khí bị hấp thụ.
Hóa chất được sử dụng trong quá trình làm sạch tấm bán dẫn tiêu chuẩn vẫn không thay đổi trong suốt 40 năm qua. Nó dựa trên việc sử dụng quy trình làm sạch RCA sử dụng dung dịch hydro peroxide và amoni hydroxit có tính axit. Mặc dù đây vẫn là phương pháp chính được ngành công nghiệp sử dụng nhưng điều đã thay đổi gần đây là việc triển khai phương pháp này cùng với công nghệ làm sạch mới được tối ưu hóa bao gồm hệ thống làm sạch bằng ozone và siêu âm.
Theo Modutek, quy trình làm sạch Wafer gồm những bước sau:
Nguồn: Modutek
2.8 Kiểm tra
Bây giờ đã có một tấm wafer hoàn chỉnh, cần đảm bảo rằng nó hoạt động tốt và có thể chịu được nhu cầu sử dụng. Hai mối nguy hiểm lớn nhất đối với tấm wafer silicon là điện và dung môi, vì hai yếu tố này là nguyên nhân hàng đầu dẫn đến hỏng hóc và vỡ. Để loại bỏ những mối nguy hiểm này, các nhà sản xuất đã đưa các tấm bán dẫn vào một số thử nghiệm bằng cách sử dụng các đầu dò do máy tính điều khiển. Các đầu dò này kiểm tra từng phần của wafer, nếu đạt, nó sẵn sàng để phân phối, nếu không thành công, wafer silicon sẽ được đánh dấu và phân loại ra khỏi lô.
Sau cuộc suy thoái kinh tế và đỉnh điểm khủng hoảng chip giai đoạn 2022-2023, ngành bán dẫn toàn cầu sẽ bắt đầu phục hồi và tăng trưởng trở lại bắt đầu từ năm 2024 với dự đoán tăng trưởng lên tới 2 chữ số. Điều đó kéo theo tiềm năng tăng trưởng mạnh cho ngành sản xuất tấm bán dẫn silicon wafer, bởi chúng đóng vai trò quan trọng trong sản xuất chip bán dẫn, chỉ đứng sau giai đoạn thiết kế.